211service.com
Hur tredimensionella transistorer gick från Lab till Fab
Intels nya tredimensionella transistordesign, som tillkännagavs tidigt denna vecka, är kulmen på mer än ett decennium av forsknings- och utvecklingsarbete som började i ett labb vid University of California, Berkeley 1999.
I Intels nya design höjs kiselkanalen som en fena, så att porten kommer i kontakt med den från tre sidor. (Stor grafik nästa sida.)
Transistorerna på 22 nanometer, som Intel säger kommer att göra chips 37 procent snabbare och hälften så strömsugna, kommer att användas för varje element på företagets 22-nanometers skala, inklusive både logik- och minneskretsarna. Processorer som använder tri-gate transistorer har demonstrerats i fungerande system, och företaget kommer att påbörja volymproduktion under andra halvåret i år. Det är oklart hur enhetstillverkare kommer att dra nytta av chipsen, men de kommer sannolikt att möjliggöra förbättrad batteritid och större sofistikering för bärbara enheter, samt snabbare bearbetning för stationära datorer och servrar.
Intel vände sig till den nya designen eftersom befintliga konstruktioner har börjat stöta på en prestandaspärr. Konventionella transistorer består av en metallstruktur som kallas en grind som är monterad ovanpå en platt kanal av kisel. Grinden styr strömflödet genom kanalen från en källelektrod till en dräneringselektrod. Med varje generation av chips har kanalen blivit mindre och mindre, vilket gör det möjligt för företag som Intel att göra snabbare chips genom att packa in fler transistorer. Men det har blivit svårare för grinden att helt stänga av strömflödet. Läckande transistorer som inte stänger av helt slösar med ström.
Tri-gate-transistorerna använder rektangulära kiselkanaler som sticker upp från chipets yta, vilket gör att grinden kan komma i kontakt med kanalen på tre sidor, istället för bara en. Denna mer intima kontakt innebär att porten kan stänga av transistorn nästan helt även på 22-nanometerskalan, vilket är ansvarigt för energieffektivitetsvinsterna i Intels nya chips. Det är också möjligt att göra tri-gate transistorer med mer än en kiselkanal ansluten till varje gate för att öka mängden ström som kan flöda genom varje transistor, vilket möjliggör högre prestanda.
Multimedia
Moores lag: Transistorernas historia i bilder.
Briefing: Mikroprocessorer
En tidslinje för utveckling av mikroprocessorer.
Intel uppfann inte denna transistordesign, men företaget är först med att få den i produktion. Om företaget hade hållit fast vid plana transistorer i övergången från 32 till 22 nanometer transistorer, skulle chipsen ha visat 20 till 30 procents vinster i effektivitet och prestanda, säger branschanalytiker Linley Gwennap . Det hade förekommit spekulationer om att företaget skulle använda den nya transistordesignen för minneselement och inte logik, och därmed inte helt eliminera de plana transistorerna. Genom att använda tri-gate-tekniken för både minne och logik, säger Gwennap, är Intel verkligen på väg mot stängslen och ser en stor förbättring av prestanda, vilket kan vara en stor fördel gentemot sina konkurrenter.
Flytta upp: I en konventionell transistor (vänster) styr en toppmonterad grind flödet av elektrisk ström genom en platt kiselkanal nedanför. I Intels nya design (höger) höjs kiselkanalen som en fena, så att porten kommer i kontakt med den från tre sidor. Detta ger större kontroll över strömflödet genom kanalen och minskar strömläckage.
Dessa tredimensionella transistorer föreställdes och byggdes först av tre forskare vid University of California, Berkeley, i slutet av 1990-talet, som svar på en uppmaning från United States Defense Advanced Research Projects Agency för konstruktioner som skulle tillåta transistorer att skala under 25 nanometer, en storleksordning mindre än de som tillverkades vid den tiden. Chenming Hu skrev ut de tekniska specifikationerna för den nya transistorn på en flygresa till Japan 1996. En Berkeley-grupp bestående av Hu, Jeffrey Bokor , och Tsu-Jae kung Liu gjorde först dessa transistorer, som de kallade FinFETs, 1999.
Det blev en omedelbar hit, säger Hu. Universitetet valde att släppa den immateriella egendomen till det allmänna i stället för att patentera den; medan Berkeley-forskarna fortsatte att förfina designen, presenterade Hu arbetet på flera företag, inklusive Intel. År 2002 var FinFET och en andra Berkeley-design, känd som silicon on isolator, de enheter som gynnades av International Technology Roadmap of Semiconductors som den teknik som sannolikt kommer att möta branschens behov under de kommande 15 åren. Men hos Intel, åtminstone, gick FinFET före den andra designen, som bygger på att lägga till ett mycket tunt lager av kisel till en transistor. Fram till för ungefär två år sedan kunde företagen som tillverkar kiselwafers inte göra det aktiva lagret tillräckligt tunt. franskt företag Soitec kan nu tillverka de nödvändiga wafers för denna alternativa design, och Hu säger att Intels konkurrenter kan komma att anta det någon gång.
Att få ut den lovande tredimensionella enhetsdesignen från labbet och i produktion tog ungefär ett decennium. Intel har inte avslöjat många detaljer om vilka fantastiska uppgraderingar som är nödvändiga för att göra de nya transistorerna, men baserat på det faktum att inga nya material eller maskiner uppenbarligen krävs – och den marginella ökningen av produktionskostnaden på 2 till 3 procent som utlovats av företaget – förändringarna verkar vara små. Företaget har sagt att att göra de tredimensionella kanalerna bara innebär ett extra etsningssteg.
Hu säger att Berkeley-forskarna bestämde sig från början att deras nya design måste vara kompatibel med industrins befintliga infrastruktur, och det har visat sig vara fallet. Det största hindret för att göra tekniken redo för volymproduktion, säger Hu, handlade troligen om tillförlitlighet: att få dimensionerna på den mycket tunna kanalen under kontroll när miljarder av dem måste göras på varje enskild skiva.
Hu säger att Berkeley-gruppen designade dessa transistorer så att de inte skulle kräva att kretskonstruktörer helt omformar chiparkitekturer. Det är en del av anledningen till att Intel kan få ut produkter så snabbt. Hus grupp har arbetat med kretssimuleringsverktyg för tri-gate transistorer under de senaste fem åren.
Ändå ser kretsdesigners nya möjligheter som kan öppnas med dessa transistorer. De erbjuder nya sätt att justera beteendet hos enskilda grindar, vilket ger designers nya rattar att leka med för att ytterligare förbättra strömeffektiviteten och tillförlitligheten, säger Subhasish Mitra , professor i elektroteknik och datavetenskap vid Stanford University. Att se en helt ny transistor gå i volymproduktion inom ett tiotal år är ett uppmuntrande tecken på att industrin inte är inaktuell och att bra teknikidéer fortfarande kan ta sig ur akademiska laboratorier, tillägger Mitra.